並列に給電される多数の同一基本回路を含む集積回路

专利摘要:
本発明は、１からＮまで変化するそれらの順位ｊの順番に並列に置かれたＮ個の同一な基本回路（ＣＥ１，ＣＥ２，．．．ＣＥＮ）の連続を備え、Ｎは少なくとも５０に等しく、２つの導体（ＣＡ及びＣＢ）により供給される、２つの基準電位Ｖｒｅｆ及びＶ０を全てが受ける必要がある集積回路に関する。第２導体の上流側入力は、並列に置かれた回路の連続の順位１の側に地理的に位置し、第１導体の上流側入力は、並列に置かれた回路の連続の順位Ｎの側に地理的に位置する。これは回路の連続に全て沿った基本回路に印加される電位差における、導体の非ゼロ抵抗から由来する誤差を減らす。 高い分解能（１０ビット以上）を有するアナログ−デジタル（ＡＤ）変換器、又はデジタル−アナログ（ＤＡ）変換器への適用
公开号:JP2011512091A
申请号:JP2010545435
申请日:2009-01-28
公开日:2011-04-14
发明作者:ニコラ、ジャン−アラン；モリソン、リシャール
申请人:ウードゥヴェ セミコンダクターズ；
IPC主号:H03M1-36

专利说明:

[0001] 本発明は、１つの基本回路から他の回路へと同一の基準電圧を並列に受ける必要がある、多数の同一基本回路を含む集積回路に関する。]
[0002] 「多数」とは少なくとも２０に等しく、望ましくは少なくとも５０の数を意味する。同一の電圧は、場合によって、しかし義務的ではなく、集積回路に給電するための電圧であり得る基準電圧である。]
背景技術

[0003] 典型的な想定される用途は、高分解能を有するアナログ−デジタル（ＡＤ）変換器であり、非常に速い変換の実行を可能にするため、その構造が高度に並列の典型的には１２又は１４ビットの変換器である。例えばフラッシュ・タイプの変換器は、非常に多くの個々の電圧比較器が、入力電圧と様々な基準電圧との間で比較作業を同時に行うという意味で高度に並列の構造を有する。これらの比較器は、各々１つ以上の電流源を用いることができ、全ての電流源は相互に完全に同一でなければならない。さもないと、変換の結果は歪んで来る。１４ビットの分解能を有する変換器の一例において、それら全てが厳密に同一の電流を産出しなければならない３００を超える並列に置かれた電流源が存在し得る。これらの電流を生成するために、各電流源は例えば、２つの基準電位を受けるトランジスタを備え、１つの電位はベースのバイアス電位であり、他方はそれにトランジスタのエミッタ又はソースが直接又は、エミッタ抵抗あるいはソース抵抗を介して接続される、給電電位（例えば地電位）である。これらの電流源により生成される全ての電流が厳密に同一であるように、全てのトランジスタ及びそれらの抵抗は同一でなければならず、それらはまた同じバイアス電位及び同じ給電電位を受けなければならない。]
[0004] 高い給電電位又は低い給電電位、あるいは基準電位、もしくは測定されるべき電位であっても、全て並列に、同一の電位を受けなければならない多数の同一基本回路を有するこれらの構造においては、電圧供給導体は無限の導電率を持たず、技術的要因により制限される導電率を有する；すなわち、同一の基本回路は各々この電圧供給導体内を流れる電流を消費し、基本回路により消費される電流に比例してこの導体内に電圧降下が生じ、基本回路はそれらが導体の上流側端部のより近くに、又はより遠くに置かれるかに応じて、異なる電圧を受ける；という事実に関連する困難に遭遇する。]
[0005] 電圧降下現象は、基準電位Ｖｒｅｆを運ぶバイアス導体ＣＡと、０（地電位）に等しい給電電位Ｖ０を運ぶグラウンド導体ＣＢとの間に接続された、Ｎ個の基本回路ＣＥ１，ＣＥ２，．．．ＣＥｊ，．．．ＣＥＮの模範的な事例において、図１で説明される。基本回路は各々バイアス導体から生じる電流ｉａを消費し、それらは電流ｉｂを各々グラウンド導体に戻すことが想定される。バイポーラトランジスタにより形成される電流源である基本回路の例において、電流ｉａはトランジスタのベースにより消費される電流であり、電流ｉｂはエミッタ電流である。コレクタは例えば、各基本回路と関連する電圧又は電流比較器において用いられる、（図示されていない）異なる対からの電流ｉｃ＝ｉａ＋ｉｂを引き出すために用いられる。グラウンド導体及び給電導体は、ピッチｄだけ隔てられた順位ｊと順位ｊ＋１の２つの隣接する基本回路ＣＥｊとＣＥｊ＋１間の導体抵抗が、第１の導体ＣＡに対して値Ｒａを、そして第２の導体ＣＢに対して値Ｒｂを有するように、共に固有の非ゼロ抵抗率を持つと想定される。] 図１
[0006] 電位Ｖｒｅｆを運ぶ導体ＣＡに関して、計算を単純化するために、電圧Ｖｒｅｆを生成する回路と第１の基本回路ＣＥ１との間に抵抗Ｒａがさらに存在すると考える。グラウンド導体ＣＢに関して、また真のアースＧＮＤと第１の基本回路ＣＥ１との間に抵抗Ｒｂが存在すると考える。]
[0007] この状況において、導体ＣＡの抵抗Ｒａの最終部分が電圧降下Ｒａ．ｉａを生じ、最後から２番目が電圧降下２．Ｒａ．ｉａを生じる等を容易に示すことができる。従って計算により、順位ｊの基本回路ＣＥｊの先頭部に実際に印加される給電電圧は、ＶｒｅｆではなくＶ’ｒｅｆ（ｊ）＝Ｖｒｅｆ−Ｒａ．ｉａ．ｊ．（２Ｎ＋１−ｊ）／２であることが示され得る。ここでＮは回路の全数である。]
[0008] 同様に、導体ＣＢにおいて電圧降下が存在するため、従って順位ｊの基本回路ＣＥｊの最後部はアースのゼロ電位にではなく、むしろ電位Ｒｂ．ｉｂ．ｊ．（２Ｎ＋１−ｊ）／２に接続される。]
[0009] 順位ｊの基本回路の先頭部と最後部との間にそのとき印加される電位差Ｖ’ｒｅｆ（ｊ）−Ｖ’０（ｊ）は、それゆえ：
Ｖ’ｒｅｆ（ｊ）−Ｖ’０（ｊ）＝Ｖｒｅｆ−（Ｒａ．ｉａ＋Ｒｂ．ｉｂ）．ｊ．（２Ｎ＋１−ｊ）／２となる。]
[0010] Ｖｒｅｆに対する差はＮが増えるほど増加し、この差は順位ｊの基本回路に対して、Ｎ．（Ｎ＋１）．（Ｒａ．ｉａ＋Ｒｂ．ｉｎ）／２に達する。Ｎが１００を超える場合、順位Ｎの回路に印加される電位差における誤差は、導体ＣＡ及びＣＢの、基本電流が駆け巡る基本区間における電圧降下の１０，０００倍であることが分かる。Ｎが３００に等しい場合、それはこの低下のおよそ１００，０００倍である。例え基本電圧降下が非常に小さいとしても、Ｎが百又は数百に達するとき、その誤差は相当なものとなる。]
[0011] 印加される電位差をＶｒｅｆに出来る限り近づけるために、従来の解決策は従って抵抗Ｒａ及びＲｂの値を低減することである。充分に厚く（しかし用いられる技術の制約を伴う）、そして充分に幅広い（しかし一層大きな占有スペースを伴う）、高度に導電性の材料（望ましくはアルミニウム又は銅）で作られた導体ＣＡ及びＣＢが用いられる。]
[0012] 図２はそのような集積回路の実際的な物理的レイアウトを示す。基準電位Ｖｒｅｆは、集積回路の部分を形成し、基本回路の連続の終端に置かれる電圧発生回路ＣＴにより生み出される。給電電位Ｖ０は地電位であり、集積回路の外部給電端子ＰＬＴにより供給され得る。] 図２
[0013] 基準電位（Ｖｒｅｆ又はＶ０）からの経路が、各回路に対して同じ抵抗を持つように編成された連続的な分岐において広がる中央の導体から、それぞれ個々の電圧を基本回路に供給することも可能であろう。しかしそのようなツリー構造から生じるであろう占有スペースは、給電されるべき回路が数百存在する場合、非常に大きい。]
発明が解決しようとする課題

[0014] 本発明は、構造の占有スペースを不当に増加させることなく、並列に置かれた基本回路の各々の先頭部と最後部との間に印加される電位差を、より均一にするための解決策を提案する。]
課題を解決するための手段

[0015] 本発明は、１からＮまで変化するそれらの順位ｊの順番に並列に置かれたＮ個の同一な基本回路の連続を備え、Ｎは少なくとも２０に等しく望ましくは５０より大きく、全てが、第１導体の上流側入力と呼ばれる点において第１の基準電位に接続されて、この上流側入力から基本回路の連続に沿って延びる、第１の導体に接続され、そして全てが、さらに第２導体の上流側入力と呼ばれる点において第２の基準電位に接続されて、この上流側入力から基本回路の連続に沿って延びる、第２の導体に接続され、第２導体の上流側入力が、並列に置かれた回路の連続の順位１の側に地理的に位置し、第１導体の上流側入力が、並列に置かれた回路の連続の順位Ｎの側に地理的に位置することを特徴とする、集積回路を提案する。]
[0016] 言い換えれば、基本回路が、その連続に沿って１からＮのそれらの順位ｊによって識別される場合、第２の導体は、順位１の基本回路で始まり順位１からＮへの連続の順番で他の回路に徐々に広がって行く、第２の基準電位を供給し、一方で第１の導体は、順位Ｎの基本回路で始まり、次に逆の連続の順番で他の回路に徐々に広がって行く、第１の基準電位を供給する。]
[0017] 例えばＶｒｅｆ及び地電位の２つの基準電位を、連続の同じ側でなく互いに異なるいずれかの側に印加することにより、最小の電位差を受ける基本回路と最大の電位差を受ける基本回路との間の電位の隔たりは、（消去されずに）低減されたことが見出されている。１つの導体における電圧降下に対して、他の導体における電圧降下による部分的な補償が存在する。]
[0018] さらに、基本回路の先頭部によって取り出される電流ｉａが、最後部によって供給される電流ｉｂと異なる場合、望ましくは２つの隣接する基本回路の間に、最小の電流を引き受けている導体に対してより大きい基本抵抗を持ち、最小の電流を引き受けている導体に対してより小さい基本抵抗を持つ調整が行われる。その選定は、Ｒａ．ｉａ＝Ｒｂ．ｉｂの同等性が達成されるように行われることが望ましい。]
[0019] 特に、基本回路がトランジスタの場合、第１の導体は基準電位をベースに印加し、第２の導体はエミッタ電流をアースに分流するために使用され、そのときベースに接続されている導体に対しては、エミッタに接続されている導体に対するよりも２０倍〜５００倍（望ましくは１００倍〜２５０倍）大きい区間抵抗が選ばれる。選定される比率は、可能であればトランジスタのベータ電流におけるゲイン（コレクタ電流／ベース電流）に近くされる。このベータ・ゲインは、採用される技術に応じて数十〜数百ユニットの間、あるいはそれ以上に変化し得る。従来、それは１００〜２５０である。]
[0020] 基本抵抗における違いは材料、それらの厚さ、及び幅を変えることにより得られる。]
[0021] 異なっているが電流ｉａとｉｂの逆比である基本抵抗の選定は、給電導体の両方よりも、むしろ１つだけが比較的広い幅を持つことを可能にする。これは図２のような配置と比較してスペースの節約を可能にすることに注意されたい。] 図２
[0022] １つの改善によれば、最大の電流を引き受ける導体は、（例えばアースに接続される）その上流端部から増大する、一定でない基本区間抵抗を有する備えもまた可能である。このために、導体の幅をその上流側入力から徐々に、連続的に、又は段階的に減らす備えがなされることが望ましい。その減少の法則は、順位ｊ−１と順位ｊの基本回路をつなぐ導体の基本区間の順位ｊに応じて、関数（Ｎ−ｊ＋１）／ｊに出来る限り近くなる。]
[0023] 基本回路が、そのゲートが基準電圧を受ける必要があるＭＯＳトランジスタで作られる場合、第１の導体の下流端部（上流側入力の反対）に、第１の導体内で漸進的な電圧降下を人工的に作り出す電流源を接続することが望ましい。第１の端部においてＶｒｅｆである第１導体の電位は、抵抗と追加された電流源の電流値とに比例して、第２の端部まで徐々に低下する。この電流源の電流値は、基本回路に印加される様々な電位差同士の間に存在する差異を最小にするように選定される。]
[0024] 最後に、ここで再び、基本回路の連続に沿って一定ではない単位長さ当たりの抵抗を持つため、そしてより正確には、上流側入力から徐々に順位ｊが１からＮへと増えるにつれて増加する基本区間抵抗（従って減少する幅）を持つために、様々なＭＯＳトランジスタのソース電流を集める導体の備えをすることが可能である。その減少の法則は、関係する導体の区間の順位ｊに応じて、関数（Ｎ−ｊ）／（Ｎ−ｊ＋１）に出来る限り近くなることが望ましい。]
[0025] これら全ての構成において、基本回路に最小の電流を供給する第１の導体は、望ましくは第２の導体の平均幅よりも狭い幅を持つであろう。]
[0026] 本発明のその他の特徴及び利点は、添付図を参照してなされる以下の詳細記述を読むことにより、明らかになるであろう。]
図面の簡単な説明

[0027] 既述されているが、並列に置かれ、全てが第１の導体ＣＡ上に存在する電圧Ｖｒｅｆ、及びアースＧＮＤに接続された第２の導体ＣＢ上に存在する電圧Ｖ０を受けねばならない、多数の基本回路を含む集積回路を表わす。
これも既述されているが、図１の回路の可能な物理的配置を表わす。
本発明による集積回路の略図を表わす。
図１の導体ＣＡに沿った、及び導体ＣＢに沿った電位の変化の一例を表わす。
図２の導体ＣＡ及びＣＢに沿った、電位の変化の一例を表わす。
図３の場合の導体ＣＡと導体ＣＢの間の基本回路の連続に沿った、電位差の変化を表わす。
本発明による集積回路の実際の物理的配置の一例を表わす。
別の可能な物理的配置を表わす。
導体ツリー構造の原理を有する、本発明の原理の組合せを表わす。
回路の連続に沿った可変幅の給電導体を有する構成を表わす。
基本回路がＭＯＳトランジスタを備え、第１の導体ＣＡがこのＭＯＳトランジスタのゲートにバイアス電圧を印加しなければならない状況における、本発明による集積回路の一例を表わす。] 図１ 図２ 図３
実施例

[0028] 図３は本発明による集積回路、又はより正確には本発明が関連する集積回路の部分を表わし、集積回路は明らかに多くの別の素子を含むことができる。] 図３
[0029] 本発明は以上で提示された文脈、すなわち、変換器の入力に印加されるアナログ電圧の各々の値に対して、１２又は１４ビットでコーディングされたデジタル値を供給可能な、高精度のアナログ−デジタル（ＡＤ）又はデジタル−アナログ（ＤＡ）変換器の文脈において記述される。変換器は全て同一の、多くのシリーズの電流源を使用する。各電流源は、エミッタ抵抗有り又は無しで、地電位Ｖ０につながれた導体に接続されるそのエミッタ（又はそのソース）、及び基準電位Ｖｒｅｆにつながれた導体に接続されるそのベース（又はそのゲート）を有するトランジスタから構成され得る。本発明は出来る限り全て同じ電位差を受ける必要のある、一連の多数の基本回路に電位差Ｖｒｅｆ−Ｖ０を印加する課題が生じる、別の集積回路に適用され得る。]
[0030] 図３の回路は、それゆえ互いに隣接して置かれ、参照記号ＣＥ１，ＣＥ２，．．．ＣＥｊ，ＣＥｊ＋１，ＣＥＮ−１，ＣＥＮにより指示される、多数Ｎの同一基本回路を含む。] 図３
[0031] Ｎは少なくとも２０に等しいが、主な焦点はＮが５０よりも大きい回路に対してであり、それは大部分の問題を引き起こすのがこれらの回路だからである。各々の基本回路は象徴的に３つの端子で表わされ、それらの２つは全回路に対し厳密に同一であるべき、２つの基準電位を受けることを目的としている。第３の端子は、例えば様々な基本回路の同一性の理由で、比較器又は差動増幅器の部分を形成する、図示されていない差動対から電流を引き出すために用いられ、この第３の端子により引き出される電流は、最初の２つの端子においてそれぞれ受ける２つの電位が同一のため、全ての基本回路に対して同一である。求められているのは、第３の端子におけるこの電流の同一性である。]
[0032] 基準電位の１つ、Ｖｒｅｆは第１の導体ＣＡにより第１の端子に印加される。その他の基準電位、Ｖ０は第２の導体ＣＢにより第２の端子に印加される。第１の端子は、例えばバイポーラトランジスタのベースにより消費される電流である、全ての回路に対して同一の電流ｉａを消費する。第２の端子は、全ての回路に対して同一の電流ｉｂを供給又は消費する。それは、例えばトランジスタのエミッタ又はソースにより届けられる電流である。]
[0033] この例において、第１の基準電圧Ｖｒｅｆは集積回路の部分を形成する回路ＣＴにより生成され、第２の基準電圧Ｖ０は集積回路の給電電位の１つであり、ここでは例えば外部との集積回路の接続として役立つ導電性端子ＰＬＴにおいて得られる、地電位である。本発明は、仮に電位の１つが測定されるべき可変の電位である場合を含めて、例え２つの基準電位が別の起源を持つとしても、同様に適用されることが分かるであろう。]
[0034] 第１の導体ＣＡは、この導体の上流側入力Ｅ１ａと呼ばれるであろう点において回路ＣＴに接続され、回路ＣＴはこの点において電位Ｖｒｅｆを供給することが考えられる。導体ＣＡはこの上流側入力Ｅ１ａから、基本回路の連続の全体にわたって延びる。]
[0035] 第２の導体ＣＢは、この導体の上流側入力Ｅ１ｂと呼ばれるであろう点において端子ＰＬＴに接続され、端子ＰＬＴはこの点において地電位Ｖ０を供給することが考えられる。導体ＣＢはこの上流側入力Ｅ１ｂから、基本回路の連続の全体にわたって延びる。]
[0036] 本発明によれば、導体ＣＢの上流側入力Ｅ１ｂは順位１の最初の基本回路ＣＥ１のすぐ隣に位置し、導体ＣＢは次に１からＮまで増加する順位ｊの順番で、回路の連続に沿って延び、一方で導体ＣＡの上流側入力Ｅ１ａは順位Ｎの最後の基本回路ＣＥＮのすぐ隣に位置し、導体ＣＡは次にＮから１まで減少する順位ｊの順番で、回路の連続に沿って延びる。]
[0037] 従って、端子ＰＬＴと回路ＣＴは、それぞれ基本回路の連続の互いに異なるいずれかの側に置かれることが分かる。]
[0038] 図４はその構成が図１のものであるとき、ｊの関数としての、（Ｖｒｅｆ及びＶ０の代わりに）連続の基本回路に実際に印加される２つの電位Ｖ’ｒｅｆ（ｊ）及びＶ’０（ｊ）の変化曲線を表わす。１番目の基準電位Ｖ’ｒｅｆ（ｊ）は、（Ｘ軸上で）順位ｊが増えるにつれて、着実にＶｒｅｆから減少している。２番目の基準電位Ｖ’０（ｊ）はＶ０から順位ｊと共に着実に増加している。表現を単純化するため、曲線はＮ＝４０に対して作り出されているが、その原理はＮがより大きい時と同じままである。] 図１ 図４
[0039] 図５は集積回路の構成が図３のものであるときの、対応するＶ’ｒｅｆ（ｊ）及びＶ’０の曲線を表わす。１番目の電位Ｖ’ｒｅｆは順位ｊと共に徐々に増加している。２番目の基準電位Ｖ’０は図４のように着実に増加している。] 図３ 図４ 図５
[0040] 図６はＶ’ｒｅｆとＶ’０の間の電位差を示す。順位ｊに伴う変化の形をより良く示すため、尺度はＹ軸上で拡大され、ずらされている。電位差は変化するが、上限は図１の構成の場合よりも低く、下限は図１の構成の場合よりも低くない。全体として、電位差はそれゆえ図１の構成の場合よりも、基本回路の連続に沿って、より定常的である。] 図１ 図６
[0041] 図１の場合、第１の導体ＣＡ及び第２の導体ＣＢの線形抵抗（単位長さ当たりの抵抗）を最小化することに、あらゆる利点があったことに注意されたい。具体的には、第１導体の抵抗及び第２導体の抵抗がより小さかったとき、電位差はより一定になった。] 図１
[0042] それとは対照的に、図２の構成では、第１の導体の線形抵抗が第２の導体の線形抵抗よりも遥かに大きく、これが電流ｉｂとｉａの比率においても同様であるための備えがなされることが望ましい。] 図２
[0043] 従って、例えば基本回路が、ベース電流ｉａを吸収しエミッタ電流ｉｂを生み出すトランジスタを本質的に備えるとき、トランジスタのベータ電流におけるゲイン、すなわち約２０〜５００又は望ましくは１００〜２５０の値（この値はトランジスタの製造技術に依存する）に等しい比率Ｒａ／Ｒｂにおける、線形抵抗を選定することが望ましいであろう。]
[0044] 計算によれば、導体ＣＢ及びＣＡからの基本回路により消費される電流の比率ｉｂ／ｉａに実質的に等しい、基本区間の抵抗の比率Ｒａ／Ｒｂを選定することにより、電位差における変化はＮ個の基本回路の連続に沿って最小化されることが注目され、確認されている。]
[0045] アルミニウム又は銅（高度に導電性の材料）製の導体ＣＢの導電帯、及び多結晶シリコン又窒化チタン、あるいは窒化タンタル、もしくはタングステン、又はアルミニウムよりも大幅に導電性の低い、他の材料製の導体ＣＡの導電帯を製造することが決定され得る。層の厚さもまた変えられ、異なる幅が導体ＣＡ及びＣＢに対して選定され、導体ＣＡは導体ＣＢよりも狭くなるであろう。例えば、トランジスタの電流ゲインが２００に等しい場合、アルミニウムの導体ＣＢと、導体ＣＢよりも１０倍大きい平方面積当たりの抵抗を有する材料（例えば適切な厚さの多結晶シリコン又は窒化チタン）の導体ＣＡを作りながら、導体ＣＡ及びＣＢにそれぞれ１．５μｍ及び３０μｍの幅を与えることができる。]
[0046] 従って、先行技術とは対照的に、それはＮが非常に大きいとき過大な幅をもたらすが、線形抵抗の１つがもう１つに応じて賢明に適合させられるため、２つの導体の線形抵抗を最小化するための努力は払われていないことが分かる。]
[0047] 図７は物理的に実際的なやり方で、本発明による集積回路を作るための方法を示す。回路ＣＴから出発する、導体ＣＡを形成する導電性の帯は、導電性の端子ＰＬＴから出発する導体ＣＢのものよりも大幅に狭いことが分かる。その端子は順位１の基本回路の側に置かれる。電圧基準回路ＣＴは連続回路の反対側、すなわち順位Ｎの基本回路の側に置かれる。] 図７
[0048] 並列に置かれた基本回路の連続は、必ずしも直線である必要はないことが注目されるであろう。それは図８に示すように２辺又は３辺、あるいは４辺に畳まれ得る。これらの畳まれた構成において、導体ＣＢの上流側入力Ｅ１ｂは、再び順位１の基本回路ＣＥ１の側に位置して端子ＰＬＴに直接接続され、一方で順位Ｎの基本回路ＣＥＮの側に位置する導体ＣＡの上流側入力Ｅ１ａは、回路ＣＴに接続される。] 図８
[0049] 基本回路が特に非常に多い場合、例えば、基本回路の連続を分割することにより、部分的にツリー構造の構成を想定することも可能である。図９は一例として、同じ電位Ｖ０にある２つの給電端子ＰＬＴ及びＰＬＴ’が存在する場合、特定の用途の２つの分岐を有する構成を示す。] 図９
[0050] 次に第１の連続に対してＣＥ１，ＣＥ２，．．．ＣＥＮ等、第２の連続に対してＣＥ’１，ＣＥ’２，．．．ＣＥ’Ｎ等の、２つのシリーズの対称な基本回路が存在する。それらは互いに反対方向に向いており、順位ｊは第１の連続に対して左から右へ増加し、第２の連続に対して右から左へ増加する。２つの連続の順位Ｎの回路は従って互いに近い。基準回路ＣＴは順位Ｎのこれら２つの基本回路に対して地理的に近く配置され、導体ＣＡ及びＣＡ’は順位Ｎの回路から始まって、減少する順位ｊでそれらの連続に給電する。]
[0051] 各々の導電性端子ＰＬＴ、ＰＬＴ’にそれぞれ接続されているのは、基本回路の第１の連続に沿って走る導体ＣＢの上流側入力Ｅ１ｂ、及び第２の連続に沿って走る導体ＣＢ’の上流側入力である。これらの第１端は、順位１の基本回路から始まって、増加する順位ｊの順番でその連続に給電する。]
[0052] これら全ての構成における基本回路の連続に沿った、電位差の恒常性をさらに増加させるため、最も幅が広い導電性の帯（最も強い電流がそれを通り、その帯はこれまでに与えられた例において導体ＣＢを形成する）に対して、可変の幅を備えることもまた可能である。２つの導電性の帯ＣＡ及びＣＢはさらに可変の幅を持ち得るが、大きなｉｂ／ｉａの比率のため、すなわちトランジスタの電流ゲインのために、導体ＣＡに対して大幅に狭い幅が採用される場合、実際に関心があるのはそれを最小化することであるため、この導体の幅を変えることは実際的に殆ど出来ない。]
[0053] 図５に示すように、導体ＣＢにおける電位の変化は、導体ＣＡにおける電位の変化に平行な曲線に従わない。導体ＣＢの可変幅の選定は、導体ＣＡに沿った変動曲線に出来る限り平行に、導体ＣＢに沿った別の電位の変動曲線を生み出すことを可能にする。具体的には、曲線同士がより平行であるほど、回路の連続に沿った電位差はより定常的となる。] 図５
[0054] 平行な曲線を得ることは、以下の計算に基づく：
順位ｊの導体ＣＡの区間が、導体ＣＢの同じ順位の区間と同じ基本電圧降下を生じることを、確実にする措置が取られる。順位ｊの導体ＣＡの区間には電流（Ｎ−ｊ）ｉａが通り、同じ順位の導体ＣＢの区間には電流（ｊ＋１）ｉｂが通る。基本電流ｉａとｉｂ間の比率を知れば、対向する区間同士に与えられる基本抵抗の比率が推定される。]
[0055] 導体ＣＡが一定の幅を有する場合、２つの導体に対して平行な変動曲線、従って回路の連続に沿った電位差における誤差の最小化をもたらすため、順位ｊ−１とｊの基本回路をつなぐ順位ｊの区間が、（Ｎ−ｊ＋１）／ｊに比例する幅を持つように、導体ＣＢに可変の幅を与えるのが必要であることを、計算は示す。]
[0056] （Ｎ−ｊ＋１）／ｊとしての幅の変化は、理論的最適法則である。しかしながら、それは各々の順位ｊに対して異なる幅をもたらす。基本回路の分布のピッチよりも長いピッチの幅変化で、不連続なやり方で導電性の帯の幅を変えることにより、この法則を近似することが可能である。例えば、回路分布のピッチの倍数であるピッチで幅を変更することができる。]
[0057] さらに、この最適法則は回路の連続の終端部（ｊ＝Ｎ）よりも、連続の始まり（ｊ＝１）においてＮ倍大きい帯の幅を与えることを理解されたい。一方で設計上の理由により、他方で占有スペースの理由により、最大幅におけるように最小幅においても制限され得る。例えば、最小幅は１μｍであり、最大幅は３０μｍであると考えることが可能である。この場合、様々な近似解法を採用できる：
−回路の連続の最初（順位１）において、３０μｍの最大幅で始めることができ、最後の基本回路に対して理想曲線が望んだであろう１μｍ未満に減らす代わりに、１μｍの最小一定幅を維持しながら、理想曲線の近似がなされるであろう。
−最初の基本回路の幾つかに対して３０μｍの最大幅を維持しながら、そして最後の順位ｊ＝Ｎまで減少曲線を継続することにより、曲線を近似することもまた可能である。
−回路の連続の最初における、少数の基本回路に対する３０μｍの一定最大幅と、連続の最後における、少数の基本回路に対する１μｍの最小幅との両方を持つことにより、曲線を近似することもまた可能である。
−一方で回路の連続の最初において最大幅で開始し、他方で連続の最後において最小幅で開始し、例えば、上記２つの関数の接続を徐々に可能にする、異なる関数による一定幅又は可変幅の一連の中央区間により、これら２つの関数をつなぎながら、上記で示された関数に従って変化を達成することが可能である。
−最後に、それが原則として十分に狭いために、小さいサイズではあるが、導体ＣＡの幅の変化を用いることもまた可能である。]
[0058] 上記の全てにおいて、電流がバイポーラトランジスタのベース電流である時の場合には、各基本回路が導体ＣＡに沿った電圧降下を生じるのに十分な電流ｉａを消費していたと考えられる。]
[0059] しかし幾つかの回路において、基本回路により消費される電流はゼロ又は殆どゼロである。これは導体ＣＡがＭＯＳトランジスタのゲートに電位を印加する場合である。導体ＣＢにおいて漸進的な電圧降下が存在するが、導体ＣＢの電圧降下を部分的に場合によっては補償する、導体ＣＡにおける電圧降下は存在しない。]
[0060] この場合、本発明による提案は、関係する導体（この例では導体ＣＡ）の下流側端部に、該導体の上流側入力と下流側端部間にそのような漸進的電圧降下を生じるであろう、値がｉｍの電流源を接続することである。電流ｉｍの値の選定は、導体ＣＡにおいて、順位Ｎの基本回路から順位１の基本回路へと、基本回路の連続に沿って導体ＣＡと導体ＣＢの間の電位差の変化を最小化する、電圧降下を生じるようになされることが望ましい。電流源の値ｉｍが（Ｒｂ／Ｒａ）．ｉｂ．Ｎ／２に等しいように選ばれるとき、変化は最小化されると考えることが可能である。]
[0061] 図１１はこの解決策を示す。値ｉｍを有する電流源ＳＣは、導体ＣＡの第２端に置かれ、第１端は電圧基準回路ＣＴに接続されている端部である。] 図１１
[0062] 大幅に大きい抵抗が導体ＣＡに対して選ばれ、出来る限り小さい抵抗が導体ＣＢに対して選ばれるであろう。そして、そこから推定されるのは、使用されるべき電流源ＳＣの値ｉｍであろう。例えば、導体ＣＡが導体ＣＢよりも３０倍小さい値を持ち、それが導体ＣＢと同じ材料で作られ、Ｎが１２０に等しい場合、電流ｉｍは２ｉｂに等しい値を持たなければならない。]
[0063] 導体ＣＡにおける電圧降下は、電流ｉｍ全体が導体ＣＡの各々の区間に入るため、図５の場合のような放物形を持たず、直線形状を有する。しかしながら、導体ＣＢにおける電圧降下は直線でなく放物形である。従って基本回路の連続に沿った可変誤差が存在する。] 図５
[0064] ２つの導体に沿った電位差の恒常性をさらに改善するため、順位１から順位Ｎまでの回路の連続と共に徐々に減少する、可変幅を有する構成を、導体ＣＢに与えることにより、この誤差を補償することが提案される。幅の漸進的な変化は、導体ＣＢにおける電位の変化を線形化し、それに導体ＣＡにおける直線的変化と同じ勾配を与えるために計算される。]
[0065] これは順位ｊ＋１の基本回路の電流ｉｂを取り入れている、順位ｊ＋１の区間に、前の順位ｊの区間の抵抗の比率（Ｎ−ｊ）／（Ｎ−ｊ＋１）である抵抗を与えることによって達成される。従って、順位ｊ＋１の区間に、順位ｊの区間の幅の逆比（Ｎ−ｊ＋１）／（Ｎ−ｊ）における幅を与えることが望ましいであろう。]
[0066] ここで再び、技術的制約が、例えば１つの区間のピッチを用いてではなく、ｋ個の区間（ｋ>１）のピッチを用いて幅を変えることによって、この法則に正確にではなく、おおよそ従う変化が確立されるように取り計らうであろう。同様に、最小幅（例えば少なくとも１μｍ幅）及び／又は最大幅（例えば多くとも３０μｍ幅）を採用することが決められた場合、変化の法則が、（Ｎ−ｊ）／（Ｎ−ｊ＋１）法則に近く留まりつつ、これらの制約を考慮に入れるために適応させられるであろう。]

权利要求:

請求項1
集積回路であって、１からＮまで変化するそれらの順位ｊの順番に並列に置かれたＮ個の同一な基本回路（ＣＥ１，ＣＥ２，．．．ＣＥＮ）の連続を備え、Ｎは少なくとも２０に等しく望ましくは５０より大きく、全てが、第１導体の上流側入力と呼ばれる点（Ｅ１ａ）において第１の基準電位（Ｖｒｅｆ）に接続されて、この上流側入力から基本回路の連続に沿って延びる、第１の導体（ＣＡ）に接続され、そして全てが、さらに第２導体の上流側入力と呼ばれる点（Ｅ１ｂ）において第２の基準電位（Ｖ０）に接続されて、この上流側入力から基本回路の連続に沿って延びる、第２の導体（ＣＢ）に接続される、集積回路において、第２導体の上流側入力が、並列に置かれた回路の連続の順位１の側に地理的に位置し、第１導体の上流側入力が、並列に置かれた回路の連続の順位Ｎの側に地理的に位置することを特徴とする集積回路。
請求項2
２つの隣接する基本回路の間の、第１導体の基本区間の抵抗（Ｒａ）が、２つの隣接する基本回路の間の、第２導体の基本区間の抵抗Ｒａに対してベータ比にあり、ベータ比とは、基準電位がそれらの導体に印加されるとき、基本回路から第２の導体により引き出される電流（ｉｂ）と、基本回路により第１の導体から引き出される電流（ｉａ）との間の比率であることを特徴とする、請求項１に記載の集積回路。
請求項3
抵抗の比率が２０〜５００の間、望ましくは１００〜２５０の間にわたることを特徴とする、請求項２に記載の集積回路。
請求項4
第１の導体が一定の幅を持ち、第２の導体がその上流側入力から徐々に減少する可変の幅を持つことを特徴とする、請求項１に記載の集積回路。
請求項5
幅における減少の法則が、順位ｊ−１の基本回路を順位ｊの基本回路に接続する、第２の導体の基本区間の順位ｊの関数として、少なくとも部分的に（Ｎ−ｊ＋１）／ｊとしての全般的様相の曲線に従うことを特徴とする、請求項４に記載の集積回路。
請求項6
基本回路が第１の導体からのゼロ電流を消費する請求項１に記載の集積回路であって、この導体がその上流側入力と下流側端部との間の基本回路の連続に沿って延び、電流ｉｍをこの導体から引き出す電流源が、この下流側端部に接続されることを特徴とする、集積回路。
請求項7
電流源の電流ｉｍが、ｉｍ＝（Ｒｂ／Ｒａ）．ｉｂ．（Ｎ／２）であるような値を有し、ここで、Ｒａは２つの隣接する基本回路間の第１導体の、基本区間の抵抗、Ｒｂは２つの隣接する基本回路間の第２導体の、基本区間の抵抗であり、そしてｉｂは基準電位が導体に印加された時に、第２の導体によって基本回路から引き出される電流であることを特徴とする、請求項６に記載の集積回路。
請求項8
第２の導体が、該連続に沿って変化する単位長さ当たりの抵抗と、その上流側入力から徐々に減少する幅とを有することを特徴とする、請求項６に記載の集積回路。
請求項9
幅における減少の法則が、順位ｊ−１の基本回路を順位ｊの基本回路に接続する、第２の導体の基本区間の順位ｊの関数として、少なくとも部分的に比率（Ｎ−ｊ）／（Ｎ−ｊ＋１）としての全般的様相の曲線に従うことを特徴とする、請求項８に記載の集積回路。
請求項10
第１の導体が、平方面積当たりの抵抗が第２の導体材料のそれよりも大きい材料で作られることを特徴とする、請求項１〜９のいずれか一項に記載の集積回路。
請求項11
第１の導体が第２の導体の平均幅よりも狭いことを特徴とする、請求項１〜１０のいずれか一項に記載の集積回路。